



حل تشریحی سوالات معماری کامپیوتر آزمون مهندسی کامپیوتر سال ۹۹

۷۳- اعداد ۳ بیتی دودویی محض بدون علامت  $A = a_2a_1a_0$ ،  $B = b_2b_1b_0$  و  $D = d_2d_1d_0$  مفروضند. خروجی مدار زیر کدام است؟



- if  $D < 4$  then  $S = A + B + 1$  else  $S = A + B$ ; (۱)
- if  $D > 3$  then  $S = 2(A + B + 1)$  else  $S = A + B$ ; (۲)
- if  $D > 3$  then  $S = 2A + 2B + 2$  else  $S = 2A + 2B$ ; (۳)
- if  $D < 4$  then  $S = 2A + 2B + 1$  else  $S = 2A + 2B$ ; (۴)

گزینه ۳



پس اگر  $d_2 = 1$  یعنی اگر  $D = d_2d_1d_0 > 3$

$$S = 2A + 2B + 2$$

و در غیر اینصورت :

$$S = 2A + 2B$$


۷۴- کدام گزاره صحیح نیست؟

- ۱) کمترین تعداد ممکن جمع / تفریق، در ضرب دو عدد علامت‌دار در الگوریتم Booth صفر است.
- ۲) الگوریتم Booth برای ضرب دو عدد علامت‌دار، در نمایش ۲'s complement هم قابل استفاده است.
- ۳) با عوض کردن جای دو عامل ضرب (عملوند اول و عملوند دوم ضرب) در الگوریتم Booth تعداد گام‌ها ثابت می‌ماند.
- ۴) تعداد گام‌ها برای محاسبه حاصل ضرب دو عدد  $n$  بیتی با استفاده از الگوریتم Booth کمتر از الگوریتم add-and-shift است.

گزینه ۴ صحیح است.

- گزینه ۱ صحیح است. چرا که اگر مضروب فیه (Multiplier) صفر باشد، عمل جمع / تفریق نیاز نیست.
- گزینه ۲ صحیح است. عملاً ضرب Booth برای اعداد علامت‌دار به روش 2's Complement استفاده می‌شود.
- گزینه ۳ صحیح است. (به شرط برابر بودن بیت‌های عملوند اول و دوم عمل ضرب). به خاطر داشته باشید که تعداد گام‌ها (تعداد Clock) برابر است با تعداد بیت‌ها.
- گزینه ۴ غلط است. زیرا هم در الگوریتم Booth و هم در الگوریتم Add & Shift تعداد گام‌ها (تعداد کلاک‌های مورد نیاز) برابر است با تعداد بیت‌ها.

۷۵- مسیر داده (datapath) زیر داده شده است و ALU تنها عملیات ضرب، جمع، و انتقال (خروجی برابر با یکی از ورودی‌ها) دارد. برای محاسبه  $x(x+2)$  و ثبت آن در RA حداقل چند کلاک لازم است؟



(۱) ۳ کلاک

(۲) ۴ کلاک

(۳) ۵ کلاک

(۴) با این مسیر داده و قابلیت‌های ALU امکان پذیر نیست.

گزینه ۲ صحیح است.

عبارت را به صورت زیر می‌نویسیم:

$$x \times x + 2 \times x = x \times x + (x + x)$$

مراحل:

$$T_0: RA \leftarrow x$$

(از طریق ورودی صفر مالتی‌پلکسر سمت چپ و واحد ریاضی در وضعیت انتقال (Pass))

$$T_1: RB \leftarrow RA \times x$$

(X از ورودی صفر مالتی‌پلکسر سمت چپ و RA از ورودی 0 مالتی‌پلکسر سمت راست به ALU وارد شده، عمل ضرب انجام می‌شود و در RB ذخیره می‌شود)

$$T_2: RA \leftarrow RA + x$$

(X از ورودی صفر مالتی‌پلکسر سمت چپ و RA از ورودی 0 مالتی‌پلکسر سمت راست به ALU وارد شده، عمل جمع انجام می‌شود و در RA ذخیره می‌شود)

$$T_3: RA \leftarrow RA + RB$$

(RA از ورودی 1 مالتی‌پلکسر سمت چپ و RB از ورودی 1 مالتی‌پلکسر سمت راست به ALU وارد شده، عمل جمع انجام می‌شود و در RA ذخیره می‌شود)

۷۶- اگر حجم حافظه اصلی ۴ مگابایت باشد، و حافظه Cache به صورت ۴-way Set Associative باشد و دارای گنجایش ۱۲۸ کیلوبایت باشد. با فرض اینکه هر بلوک ۱۶ بایت است، میزان سربار اضافه شده به Cache (شامل فیلد نشان: tag و بیت اعتبار: valid) چند کیلوبایت است؟

۱۶ (۱)

۳۲ (۲)

۶۴ (۳)

۹۶ (۴)

گزینه ۳ صحیح است.

تعداد کل بلوک‌های حافظه Cache

$$\#Block = \frac{CacheSize}{BlockSize} = \frac{128K}{16} = 8K$$

$$TagField = \log_2 \frac{MainSize}{CacheSize/\#Way} = \log_2 \frac{4M}{\frac{128K}{4}} = \log_2 \frac{2^{22}}{2^{15}} = 7$$

پس بخش سربار برای هر بلوک شامل ۷ بیت Tag و یک بیت Valid است. (۸ بیت)


در نهایت حجم سربار

$$\#Block \times (TagField + ValidBit) = 64Kbit$$


۷۷- در کامپیوتری طول دستورات ۱۴ بیتی و فیلدهای مربوط به آدرس ۵ بیتی است. اگر این پردازنده ۱۴ دستور مختلف دو اپرندی و ۶۰ دستور یک اپرندی داشته باشد، تعداد دستورات صفر اپرندی این پردازنده کدام است؟

- (۱) ۶۰  
(۲) ۶۴  
(۳) ۱۲۸  
(۴) ۱۶۰

گزینه ۳ صحیح است.



۷۸- یک پردازنده با ۵ مرحله مطابق شکل زیر در نظر بگیرید. اگر تأخیر ثبات‌هایی که برای پایپ‌لاین شدن اضافه می‌شوند، برابر ۱ نانوثانیه باشد، بیشترین میزان تسریع این پایپ‌لاین چند نانوثانیه است؟



۳/۲ (۳)

۴ (۴)

۳ (۱)

۳/۵ (۳)

گزینه ۲ صحیح است.

این سوال یک ایراد دارد زیرا میزان تسریع را برحسب نانوثانیه خواسته است که اشتباه است و البته ممکن است برخی از شما را در سر جلسه امتحان دچار ابهام کرده باشد.


$$T_{Ex-NonPipe} = N \times \sum T_{S_i} = N \times (3 + 2 + 4 + 3 + 4) = 16N^{ns}$$

$$T_{Ex-Pipe} = (N + K - 1) \times (Max T_{S_i} + T_{PipeReg})$$

$$T_{Ex-Pipe} = (N + 5 - 1) \times (4 + 1) = 5(N + 4)^{ns}$$

$$S = \frac{16N^{ns}}{5(N + 4)^{ns}} = 3.2$$

۷۹- شکل سمت چپ زیر یکی از طبقات یک مدار حسابی است که ورودی‌های  $a_i, b_i, C_{in}$  (بیت نقلی) را گرفته، خروجی  $Y$  را بر حسب  $A, B$  و  $C_{in}$  محاسبه می‌کند. (در شکل، محل اتصال  $b_i$  یا مکمل آن  $b_i'$ ، عمده‌اً مشخص نشده است).  $FA_i$  یک تمام‌افزا (Full adder) برای بیت  $i$  است. با توجه به جدول عملکرد سمت راست، مقادیر  $(u, v, w, z)$  به ترتیب کدام است؟




$S_1$	$S_0$	$Y$ ( $C_{in} = 0$ )	$Y$ ( $C_{in} = 1$ )
0	0	$A+B$	$A+B+1$
0	1	$A-B+1$	$A-B$
1	0	$A$	$A+1$
1	1	$A-1$	$A$

(۱)  $(b_i, b_i', 0, 1)$

(۲)  $(b_i', b_i, 0, 1)$

(۳)  $(1, 0, b_i, b_i')$

(۴)  $(0, 1, b_i', b_i)$



گزینه ۱ صحیح است.

زمانی که  $S_1 S_0 = 00$  باشد، عمل جمع انجام می‌شود، پس لازم است ورودی  $u = b_i$  باشد.

هنگامی که  $S_1 S_0 = 01$  باشد، عمل تفریق انجام می‌شود، پس لازم است ورودی  $v = b_i'$  باشد.

زمانی که  $S_1 S_0 = 10$  باشد، اگر رقم نقلی صفر باشد خروجی  $A$  است، پس لازم است ورودی  $w = 0$  باشد.

در نهایت اگر  $S_1 S_0 = 11$  باشد، اگر رقم نقلی صفر باشد خروجی  $A - 1$  می‌شود پس باید در ورودی عدد  $-1$  قرار گیرد یعنی  $z = 1$ .

۸۰- مقادیر حافظه در آدرس‌های مختلف در شکل زیر مشخص شده است.

ثبات‌های A, B, C و D نیز به ترتیب با مقادیر اولیه: 100, 110, 0 و 1 مقداردهی شده‌اند. مشخص کنید خروجی برنامه زیر کدام است؟ (توجه: جهت عملیات از راست به چپ است.) بعد از اجرای برنامه زیر مقادیر ثبات‌های D و C و B و A به ترتیب کدام است؟

```

move D,10[A]
move A,20[B]
mult D,A
move C,[D]
xchg B,C ; Exchange Registers Contents
    
```

آدرس	حافظه
100:	100
110:	-10
120:	120
130:	-12

۱) ۱۲۰, ۱۱۰, ۱۲۰, -۱۲  
 ۲) ۱۱۰, ۱۳۰, ۱۱۰, ۱۳۰  
 ۳) ۱۲۰, -۱۲, ۱۱۰, ۱۳۰  
 ۴) ۱۳۰, -۱۱۰, ۱۲۰, ۱

گزینه ۱ صحیح است.

*move D,10[A]*

آدرس دهی index :  $D \leftarrow Mem[10 + 100]$  پس :  $D \leftarrow -10$

*move A,20[B]*

آدرس دهی index :  $A \leftarrow Mem[20 + 110]$  پس :  $A \leftarrow -12$

*mult D,A*

$D \leftarrow A \times D$  پس :  $D \leftarrow +120$

*move C,[D]*

آدرس دهی غیرمستقیم رجیستری :  $C \leftarrow Mem[120]$  پس :  $C \leftarrow 120$

*xchg B,C*

$B \leftrightarrow C$  پس :  $B \leftarrow 120$  و  $C \leftarrow 110$



۸۱- بیت‌های وضعیت یک ALU شامل موارد زیر است:

ع: رقم نقلی

ز: بیت نشانگر صفر شدن خروجی ALU

و: بیت پرچم سرریز (Overflow)

س: بیت علامت نتیجه ALU

بسته به اینکه عملوندهای A و B با علامت یا بدون علامت فرض شوند، مشخص کنید کدام مورد شرط  $A \geq B$  را ارضا می‌کند؟ (توجه کنید که در حالت اعداد علامت‌دار، نمایش آن‌ها به صورت مکمل ۲ می‌باشد).

بدون علامت	با علامت	
S=0	S=0	(۱)
C=1	$V \odot S=1$	(۲)
S=1	S=1	(۳)
C=0	$V \oplus S=1$	(۴)

گزینه ۲ صحیح است.

پس از تفریق  $A - B$

برای دو عدد بدون علامت، اگر رقم نقلی خروجی ۱ باشد، به معنی  $A \geq B$  است.  $C = 1$

برای دو عدد علامت‌دار، در صورتی که سرریز وجود نداشته باشد و بیت علامت حاصل تفریق صفر باشد،  $A \geq B$  است، اما اگر سرریز وجود داشته باشد و بیت علامت 1 باشد، باز هم به معنی این است که  $A \geq B$ . پس

$$V \odot S = 1$$

۸۲- دو عدد ۱۶ بیتی  $A = a_{15} a_{14} \dots a_1 a_0$  و  $B = b_{15} b_{14} \dots b_1 b_0$  توسط یک جمع کننده ۱۶ بیتی دودویی جمع شده و حاصل  $S = s_{16} s_{15} \dots s_1 s_0$  تولید می‌شود. در خصوص گزاره‌های «الف» و «ب» کدام گزینه درست است؟  
 الف) در نمایش مکمل ۲،  $s_{15} \oplus s_{14}$  نشان دهنده سرریزی است.  
 ب) در نمایش دودویی محض و بدون علامت،  $s_{15} \oplus a_{15} \oplus b_{15}$  نشان دهنده سرریزی است.  
 ۱) «الف» و «ب» درست هستند.  
 ۲) «الف» درست اما «ب» نادرست است.  
 ۳) «الف» نادرست ولی «ب» درست است.  
 ۴) «الف» و «ب» نادرست است.

گزینه ۴ صحیح است.

برای Overflow، دو رابطه زیر قابل استفاده است:

$$Overflow = \bar{s}_{15} \cdot a_{15} \cdot b_{15} + s_{15} \cdot \bar{a}_{15} \cdot \bar{b}_{15}$$

یا:

$$overflow = c_{16} \oplus c_{15} = s_{16} \oplus c_{15}$$

بدیهی است که اشتباه است.  $s_{15} \oplus a_{15} \oplus b_{15}$  عبارت

اما در مورد عبارت  $s_{15} \oplus s_{14}$  به مثال زیر دقت کنید.

$$\begin{array}{r}
 1 \ 1 \\
 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \\
 + \ 1 \ 1 \ 1 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \\
 \hline
 1 \ 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \\
 S_{15} \ S_{14}
 \end{array}$$

در اینجا عدد اول مثبت و دیگری منفی است و علی‌رغم این که  $s_{15} \oplus s_{14} = 1$  است اما سرریز وجود ندارد.

۸۳- حجم حافظه اصلی در یک کامپیوتر  $M$  کلمه است که  $X$  برابر حجم حافظه نهان (اندازه بلوک  $B = 2^b$  کلمه) می‌باشد. طول میدان نشان (Tag) در حافظه نهان با نگاشت مستقیم (direct mapped)، مجموعه انجمنی  $W$ -راهه (W-way set-associative)، و انجمنی کامل (Fully-associative) به ترتیب کدام است؟

(فرض کنید  $W = 2^w$ ،  $X = 2^x$ ،  $M = 2^m$ )

۱)  $m - b$  و  $x + w$ ،  $m - x$

۲)  $m - x$  و  $x - w$ ،  $x$

۳)  $m - b$  و  $x + w$ ،  $x$

۴)  $m - x$  و  $x - w$ ،  $m - x$

گزینه ۳ صحیح است.

در حافظه نهان با نگاشت مستقیم:

$$TagField_{DirectMapped} = \log_2 \frac{MainSize}{CacheSize} = \log_2(2^x) = x$$

در حافظه نهان با نگاشت مستقیم:

$$TagField_{SetAssociative} = \log_2 \frac{MainSize}{CacheSize/\#Way} = \log_2(2^x \times 2^w) = x + w$$

در حافظه نهان با نگاشت مستقیم:

$$TagFiled_{FullyAssociative} = \log_2 \frac{MainSize}{BlockSize} = \log_2 \left( \frac{2^m}{2^b} \right) = m - b$$


۸۴- در یک کامپیوتر دو آدرس با طول کلمه ۱۶ بیت (طول واحد آدرس پذیر ۸ بیتی) و حافظه‌ای به حجم ۶۴ کیلوبایت، دستورات در دو قالب یک و دو کلمه‌ای کد می‌شوند و شیوه نشانی‌دهی مورد استفاده مستقیم حافظه‌ای و ثباتی است. اگر تعداد دستورات یک کلمه‌ای ۱۵ باشد (با فرض استفاده کامل از فضای opcode) حداکثر تعداد دستورات دو کلمه‌ای کدام است؟

(۱) ۱۰۲۳

(۲) بیشتر از ۱۰۲۳

(۳) کمتر از ۱۰۲۳

(۴) با این اطلاعات قابل تعیین نیست.



بر اساس توضیحات داده شده، آدرس حافظه ۱۶ بیتی است. دستورات یک کلمه ای شامل دو عملوند رجیستری خواهند بود و دستورات دو کلمه‌ای یک عملوند رجیستری و یک عملوند حافظه‌ای دارند. با توجه به توضیحات داده شده که از بخش Opcode1 در دستورات یک کلمه‌ای به صورت کامل استفاده شده و ۱۵ حالت هم برای آن در نظر گرفته شده است. پس Opcode1 باید ۴ بیتی باشد. در این صورت تعداد بیت‌های لازم برای آدرس رجیستر حداکثر ۶ بیتی است. (البته در اینجا در مورد تعداد رجیسترها که حداکثر در نظر گرفته شود توضیحی نداده است)

۴ بیت ابتدای Opcode2 با Opcode1 مشترک است و تنها یک حالت باقیمانده دارد. حداقل تعداد بیت لازم برای دستورات رجیستری ۱ بیت است. بنابراین Opcode2 شامل ۱۵ بیت است که ۴ بیت مشترک با Opcode1 دارد و از این ۴ بیت (۱۶ حالت) تنها یک حالت قابل استفاده است. با این شرایط ۱۱ بیت باقیمانده می‌تواند  $2^{11} = 2048$  کد عملیاتی مختلف را تولید کند.